zHBM！三星公布全新3D内存路线图，力争在AI技术领域取得领先

三星电子正大力宣传其最先进内存硬件在性能和能效方面的提升，以期在竞争中超越SK海力士和美光科技。

当地时间8月4日，三星电子在FMS年度存储行业峰会上，正式宣布了zHBM和zNAND-O两款概念产品，以及业界首款采用晶圆键合技术、堆叠层数超过400层的V10 BV-NAND。

其中，zHBM将高带宽内存直接垂直堆叠于AI加速器芯片之上，性能预计约为下一代HBM5的8倍。

上述技术发布正值内存行业竞争白热化之际。华尔街见闻提及，SK海力士携手闪迪在大会上，联合发布高带宽闪存（HBF）全球首个标准规范。

HBF技术定位于高带宽内存（HBM）与固态硬盘（SSD）之间的新型存储层级，旨在同时解决AI推理场景下的带宽瓶颈与容量扩展难题。

zHBM是此次发布中最受市场关注的技术愿景。

在现有设计中，HBM内存堆叠与AI芯片通过硅中介层并排集成于同一封装内，业界通常称之为2.5D封装。AMD、英伟达等公司均采用这一方案用于高端AI应用。

三星的zHBM则打破了这一范式，将HBM直接垂直堆叠于AI加速器芯片之上。

三星表示，通过大幅缩短数据在AI处理器与内存之间的传输距离，zHBM可提供更高带宽和更优异的能效，满足大规模AI训练与推理对超高速数据处理的需求。

根据三星披露的规格，结合下一代晶圆键合技术，zHBM的内存密度可达HBM5的10倍以上，能效提升3倍，热阻降低逾50%。

该技术还支持客制化IP集成，可在内存与AI加速器之间的中间层嵌入定制设计，进一步扩展内存容量并提升加速器性能。

三星将该技术的量产时间预期设定在2029年前后，目前尚未就HBM5或zHBM给出明确的量产时间表。

与此同时，三星表示已于今年2月率先实现基于1c DRAM工艺及4纳米基底裸片的HBM4量产，并于5月首批向全球客户发货HBM4E样品。

三星同步推出了zNAND-O，这是该公司基于V-NAND技术构建的下一代高性能NAND解决方案，目标量产时间为2028年，将提供四层和八层两种版本。

从技术路径来看，zNAND-O与SK海力士和闪迪此前开发的高带宽闪存（HBF）概念相近，同样采用TSV和UCIe接口。

但据三星官员介绍，两者的应用定位存在本质差异：

HBF的设计初衷是在服务器端填补AI加速器旁侧的内存分层空缺，而zNAND-O的定位是在端侧设备中存储大型模型，以便与NPU交互。

三星表示，zNAND-O凭借高空间效率、改善的I/O性能和低延迟特性，专为支持实时、数据密集型AI应用的边缘AI环境而优化。

三星此次还发布了V10 BV-NAND，这是其历史上首款采用晶圆键合（Bonding V-NAND）架构的3D NAND产品。

距三星于2013年Flash Memory Summit上发布业界首款V-NAND技术，时隔13年后，这一里程碑式更新正式亮相。

V10 BV-NAND堆叠层数超过400层，通过晶圆键合技术垂直堆叠存储单元，存储密度较上一代V9提升约58%。

此外，该产品在读取、写入和I/O性能方面均优于前代，旨在为未来AI系统和应用提供高性能、大容量的NAND支撑。

除上述前沿概念产品外，三星还在本次展会上系统性展示了其现有AI内存与存储产品组合及路线图，涵盖HBM4E、HBM5、LPDDR5X-PIM以及PM1763等产品线。

其中，LPDDR5X-PIM是业界首款搭载存算一体（Processing-in-Memory）技术的LPDDR内存，支持在内存内部直接执行数据处理，可同时提升数据搬运效率与功耗表现。

企业级存储方面，三星展示了面向AI数据中心日益增长存储需求的PM1763和BM1773解决方案。

作为全球唯一一家在内存、晶圆代工和先进封装领域均具备行业领先能力的整合元件制造商（IDM），三星将上述产品定位于一站式端到端AI基础设施解决方案，意图帮助客户缩短开发周期，加速差异化AI半导体产品的市场导入。